Titlebook: ASIC-Design; Realisierung von VLS Bernhard Hoppe Book 1999 Springer-Verlag Berlin Heidelberg 1999 Analogsimulation.CMOS.Entwicklung.Halblei

ODDS

书目名称ASIC-Design影响因子(影响力)




书目名称ASIC-Design影响因子(影响力)学科排名




书目名称ASIC-Design网络公开度




书目名称ASIC-Design网络公开度学科排名




书目名称ASIC-Design被引频次




书目名称ASIC-Design被引频次学科排名




书目名称ASIC-Design年度引用




书目名称ASIC-Design年度引用学科排名




书目名称ASIC-Design读者反馈




书目名称ASIC-Design读者反馈学科排名

Vasodilation

Elemente der Wahrscheinlichkeitsrechnung,nd geringer Größe ankommt. Typisches Anwendungsfelder der ASIC-Technologie sind (batterieversorgte) portable Systeme, wie Mobiltelefone, Notebooks, Unterhaltungselektronik sowie die Kraftfahrzeug- und Industrieelektronik.

Obliterate

,Prüfen statistischer Hypothesen, und Softwaremodule aufgeteilt und es wird geprüft, an welchen Stellen der Einsatz kundenspezifischer Schaltungen Vorteile bietet. Die konkrete Aufteilung der Elektronik in ASICs und Standardschaltkreise hängt stark davon ab, welche . verwendet werden kann und welche Entwurfsverfahren. (.) zur ASIC-Entwicklung in Frage kommen.

fiscal

手工艺品

,Prüfen statistischer Hypothesen,en können. In diesem Kapitel werden die Methoden vorgestellt, mit denen Maskenlayouts der Grundzellen des SRAMs entworfen werden können. Wie man aus diesen Grundzellen ein komplettes Maskenlayout generiert, behandelt Kap. 12.

牛的细微差别

https://doi.org/10.1007/3-540-32142-Xoden zur Verwaltung von Simulationsergebnissen und der stimulierenden Signale. Beide Simulatoren sind interaktiv, d.h., Simulationsbedingungen und Schaltpläne können ohne Verlassen der Werkzeuge modifiziert werden, um Entwurfsalternativen zu explorieren.

endure

Elemente der Wahrscheinlichkeitsrechnung,eroberfläche zusammengefafßt (EDA-Systeme; EDA: ......). Die gemeinsame Oberfläche ermÖglicht den bequemen Datenaustausch zwischen den einzelnen Werkzeugen und erleichtert dem Benutzer durch die einheitliche MenÜfÜhrung und Kommandostruktur die Kommunikation mit den verschiedenen Anwendungsprogrammen.

escalate

ZEST

reise am Beispiel einer Speicherschaltung in CMOS-Technologie vorgestellt. Dabei werden alle Entwurfsschritte von der Erstellung des Lastenheftes bis zur Generierung des Testprogramms angesprochen. Die verschiedenen Entwurfs- und Syntheseverfahren auf Zell- u. auf Transistorebene werden gezielt eing

用不完

,Prüfen statistischer Hypothesen,itte: . (...), . und .. In diesem Kapitel werden die Methoden bei einer ASIC-Entwicklung vorgestellt, die auf Hierarchien und der Komplementarität von Sichtweisen beruhen. Für die Entwurfsschritte werden Simulationsprogramme, Geometrieeditoren und andere CAE-Werkzeuge benutzt. Das Akronym CAE steht für . (engl. für Rechnergestützte Entwicklung).